3nm GAA-FET SRAM自热与辐射硬度研究：对先进制程可靠性的深远影响

3nm GAA-FET SRAM自热与辐射硬度研究：对先进制程可靠性的深远影响

发生了什么？

2026年7月，San Jose State University（SJSU）与Sandia国家实验室的研究人员联合发表了一篇技术论文，系统评估了基于3nm GAA-FET（全环绕栅极场效应晶体管）的SRAM在自热效应和辐射硬度方面的表现。论文提出了一种新型的沟道底部介质隔离（Channel-BDI, C-BDI）技术，与传统底部介质隔离（SD-BDI）和穿通阻挡层（PTS）结构进行对比。结果表明，C-BDI结构在保持源/漏与衬底连接的同时，显著提升了抗辐射能力，且所有测试结构均对α粒子引发的单粒子翻转（SEU）完全免疫。

为什么重要？

GAA-FET是继FinFET之后下一代的晶体管架构，已被三星、台积电、英特尔等领先代工厂应用于3nm及以下制程。SRAM作为缓存和片上存储的核心单元，其可靠性和抗辐射能力直接决定了处理器在数据中心、航空航天、军事等关键应用中的稳定性和寿命。自热效应（self-heating）在FinFET时代已首受关注，而GAA-FET因其纳米线/纳米片结构导热路径更窄，自热问题更为严峻，可能引发性能退化、阈值电压漂移乃至器件失效。此外，随着AI加速器和高性能计算（HPC）芯片对SRAM容量需求持续增长，辐射诱导的软错误（如单粒子翻转）在先进制程中因节点电容减小而愈发敏感。这项研究不仅为GAA-FET SRAM的可靠性设计提供了关键的TCAD仿真参考，也对整个半导体产业链具有深远影响。

背景

#### 企业背景

• San Jose State University：位于硅谷核心区，在半导体器件物理和TCAD仿真领域拥有长期积累，与产业界（如Intel、Applied Materials）保持密切合作。
• Sandia National Laboratories：美国能源部下属国家实验室，长期从事核武器系统与航天电子器件的抗辐射研究，其研究成果常被纳入美国国防和航天级芯片的设计规范。

#### 技术背景

GAA-FET通过将栅极完全环绕纳米片（nanosheet）或纳米线（nanowire）沟道，实现了更好的静电控制和更低的漏电流，是3nm及以下制程的主流选择。然而，由于沟道被栅极和介质层包围，散热路径严重受限，导致自热效应加剧。同时，SRAM单元作为最密集的电路结构之一，其面积缩小使得单个粒子撞击更容易引发多位翻转（MCU）。

传统抗辐射方法包括在衬底与源/漏之间加入底部介质隔离（BDI），但BDI会切断散热路径，恶化自热。论文提出的C-BDI将介质层置于沟道下方而非源/漏下方，在保持源/漏到衬底导热通道的同时，实现了辐射硬度提升，为平衡热管理和抗辐射设计提供了新思路。

#### 市场背景

2026年，3nm制程已进入量产中期，三星和台积电分别推出面向HPC和移动应用的3nm GAA-FET工艺。随着AI训练/推理芯片对缓存容量需求的指数级增长，SRAM在先进SoC中的面积占比已超过50%。同时，航天、国防和量子计算基础设施对高可靠抗辐射芯片的需求持续旺盛，市场规模预计在2027年超过50亿美元。此外，汽车电子（尤其是自动驾驶域控制器）也开始关注辐射环境下的可靠性（如高低海拔中子效应）。

#### 产业背景

从供应链角度看，GAA-FET制造需要全新的工艺模块（如纳米片释放、内部间隔层形成、底部介质隔离集成等），相应的设备（刻蚀、沉积、计量）和材料（高k介质、功函数金属、隔离材料）均处于供应商竞相布局阶段。研究结果中关于C-BDI的性能优势，可能影响代工厂对抗辐射SRAM工艺的路线选择，进而传导到EDA工具（如TCAD仿真模型校准）和IP设计公司。

深度分析

#### Technology Impact

• 涉及的技术路线：
• GAA-FET (3nm节点)：本研究直接针对3nm GAA-FET SRAM，其自热和辐射硬度特性将影响该节点在中航、国防、汽车等领域的适应性。
• 底部介质隔离 (BDI)：BDI技术原是为减少漏电流和改善短沟道效应而引入，但本研究显示其对抗辐射软错误有显著增强作用。
• 新型C-BDI：通过将隔离层从源/漏下方移至沟道下方，在保持热导路径的同时提供辐射保护，可能成为未来GAA-FET SRAM抗辐射设计的主流方案。
• SRAM位单元电路：6T SRAM的单粒子翻转截面随工艺微缩而增大，本研究验证了BDI结构对α粒子SEU完全免疫，这对设计于大气中子环境下的高可靠SRAM具有重要意义。

• 技术壁垒：
• C-BDI工艺集成难度：在纳米片沟道下方精确沉积薄介质层，且不损伤沟道晶格，对原子层沉积（ALD）和选择性刻蚀提出极高要求。
• 自热与辐射硬度的取舍：传统的SD-BDI虽然抗辐射好，但增加热阻；C-BDI需要在器件级热仿真和辐射仿真之间多次迭代优化，目前仅基于TCAD，尚需流片验证。
• 计量与检测：需要开发针对3nm尺度下局部温度的纳米级热成像技术，以及评估单粒子效应的重离子/质子辐照测试能力。

#### Supply Chain Impact

产业链受影响环节： 1. EDA与TCAD工具商：如Synopsys、Cadence、Siemens EDA。本研究使用的TCAD仿真（论文来自SJSU，可能基于Synopsys Sentaurus或Silvaco）需要更新自热和辐射模型，以支持C-BDI结构。代工厂和IP公司需要同步校准。 2. 设备供应商： - 沉积设备：C-BDI要求的超薄介质层（如SiN或SiO₂）ALD设备，供应商包括ASM International、Lam Research、应用材料。 - 刻蚀设备：需要高选择性刻蚀去除源/漏区域下方的牺牲层，同时保留沟道下方介质。Lam、Tokyo Electron、中微半导体等可能受益。 3. 材料供应商： - 高k介质与功函数金属：用于GAA-FET的HfO₂、TiN等，供应商包括Entegris、Merck、JSR。 - 隔离材料：C-BDI的介质材料选择需兼顾热导率和介电常数，新的材料需求可能出现。 4. 晶圆代工厂： - 台积电：3nm N3系列已采用FinFET，但2nm N2将转向GAA-FET。本研究结果可能促使台积电在其N2 SRAM方案中考虑C-BDI选项。 - 三星：其3nm GAA-FET工艺已量产，若想进入高可靠市场，需评估辐射硬度需求。C-BDI的引入会增加工艺复杂度，但可能差异化其航天/国防代工业务。 - 英特尔：其20A（2nm）和18A（1.8nm）均采用GAA-FET RibbonFET，英特尔代工服务（IFS）可能利用该技术吸引政府订单。 5. IP与设计服务：提供SRAM编译器、存储编译器和抗辐射库的IP公司（如ARM、Synopsys、SST）需要更新其GAA-FET SRAM IP，加入自热和辐射模型。

• 谁受益？
• 拥有成熟TCAD辐射模型和自热模型的EDA厂商。
• 能够提供C-BDI集成工艺的设备商。
• 优先量产GAA-FET抗辐射SRAM的代工厂（如三星代工可能因此获得美国国防订单）。

• 谁面临风险？
• 依赖传统FinFET抗辐射SRAM的厂商（如GlobalFoundries、联电）可能失去航天/国防市场份额。
• 未及时更新GAA-FET辐射模型的IP公司可能被排除在高端供应商名单之外。

#### Competitive Landscape

• 竞争格局如何变化？
• 代工层面：三星在3nm GAA-FET上率先量产，但其辐射硬度性能尚未公开。台积电和英特尔需要在2nm/1.8nm节点证明自身GAA-FET SRAM的辐射可靠性。谁先获得Sandia或类似机构认证，谁将主导高可靠先进制程代工市场。
• EDA层面：Synopsys和Cadence需要将自热和辐射仿真能力深度集成到其设计流程中。Ansys的Solido芯片签核工具可与TCAD联动，可能抢占先机。
• IDM层面：AMD和NVIDIA等依赖台积电/三星代工的芯片设计公司，其AI加速器中大量使用SRAM（如NVIDIA H100的80MB L2缓存）。自热问题导致性能降频或寿命缩短，将直接影响产品竞争力。若代工厂无法提供可靠的GAA-FET SRAM，他们可能会押注于chiplet/先进封装，用成熟工艺的SRAM替代部分单片SRAM。

• 市场份额可能如何调整？
• 航空航天与国防半导体市场目前以成熟工艺（如65nm、45nm）为主，但向7nm以下制程迁移趋势明显。提供高可靠GAA-FET代工服务的厂商（如三星与Sandia合作）有望在2027-2029年间获得显著份额，预估从目前的约10%提升至30%。
• 传统抗辐射代工厂（如BAE Systems、Cobham）若无法获得先进制程能力，将被边缘化。

#### Regional Implications

• 美国：Sandia国家实验室与美国公司（如Intel、美光）的联盟将强化其在抗辐射先进制程的领导地位。国防工业基础（DIB）可能推动本土GAA-FET生产线建设，减少对亚洲代工的依赖。
• 中国台湾：台积电作为全球代工龙头，必须紧跟GAA-FET辐射可靠性研究。若台积电在2nm推出C-BDI选项，可巩固其航天订单（如SpaceX、NASA），但受出口管制限制，无法向中国境内提供此类抗辐射工艺。
• 韩国：三星电子通过与韩国国防科学研究所（ADD）合作，可能利用此研究巩固其3nm GAA-FET在高可靠市场的地位，并争取美国国防部的信任代工（Trusted Foundry）资格。
• 中国大陆：中芯国际（SMIC）和华虹等尚处于FinFET阶段，GAA-FET量产计划延迟。自热和辐射硬度研究为其追赶提供了技术方向，但EDA和设备受限的情况下，短期内无法商用。中国专注于成熟制程抗辐射SRAM（如65nm、40nm），但性能差距扩大。
• 日本：Rapidus与imec合作开发2nm GAA-FET，可参考本研究优化其SRAM可靠性，以吸引汽车和工业客户。
• 欧洲：imec在纳米片器件和TCAD方面拥有深厚经验，本研究结果将融入imec的产业联盟项目，帮助ASML、KLA等设备商开发相关计量方案。

#### Investment Perspective

• 短期催化剂：代工厂宣布GAA-FET SRAM通过Sandia辐射认证（可能导致相关设备、材料供应商股价上涨）。
• 长期价值：C-BDI技术若被主流工艺采纳，将为提供先进ALD设备（如ASM International）和超薄介质材料商带来持续收入。此外，EDA厂商针对3nm的辐射仿真模块许可费有望增长。
• 风险因素：C-BDI工艺成本高，可能仅在高可靠产品中使用，大众市场仍以自热优化为主。自热问题若未得到有效改善，将限制GAA-FET在HPC中的应用，促使AI芯片厂商转向chiplet方案。

#### Long-Term Outlook

• 3年内（2026-2029）：三星和台积电将在其3nm/2nm工艺中引入不同程度的BDI技术以提升SRAM辐射硬度。自热效应将通过新材料（如金刚石衬底或石墨烯散热层）缓解，但不会完全解决。
• 5年（2030年）：GAA-FET SRAM的辐射硬度成为高可靠芯片的标准要求，C-BDI或类似结构成为主流。EDA流程中集成自热-辐射联合仿真成为标配。
• 10年（2036年）：随着CFET（互补FET）或3D堆叠SRAM的兴起，热管理和辐射防护面临全新挑战。当前C-BDI的研究成果将作为基础，被下一代器件继承或改进。

Conclusion

本研究最重要的产业判断在于：石墨炼后的GAA-FET时代，可靠性设计已经从单纯的性能-功耗-面积（PPA）扩展到热-辐射联合管控，这将成为代工厂能否进入航天、国防、高端汽车市场的关键壁垒。 C-BDI技术虽然尚处于TCAD阶段，但它揭示了一个方向：通过巧妙的物理隔离与导热路径设计，可以在不牺牲散热的前提下增强抗辐射能力。对于产业链而言，该研究提醒EDA、材料、设备及代工各环节必须协同进化，否则即使拥有最高的晶体管密度，也无法满足关键基础设施的可靠性需求。

---

• 信息来源：
• 原技术论文：Lu et al., "Self-Heating and Radiation Hardness Studies of 3nm GAA-FET-Based SRAM with Different Substrate Isolation Techniques," arXiv, July 2026. https://doi.org/10.48550/arXiv.2607.05789
• Semiconductor Engineering报道：https://semiengineering.com/3nm-gaa-fet-sram-review-evaluates-self-heating-and-radiation-hardness-sjsu-sandia/