Pembungkusan termaju memasuki medan baharu: Kebangkitan teknologi CoPoS dan analisis landskap persaingan industri semikonduktor global

Dalam perlumbaan cip AI, pembungkusan termaju telah menjadi pemboleh ubah utama yang menentukan bekalan kuasa pengkomputeran. Pada Julai 2026, di WAIC 2026, Suiyuan Technology dan Shanghai Xianfang Technology bersama-sama melancarkan sampel pembungkusan termaju CoPoS pertama di China yang ditujukan untuk cip pengkomputeran AI, buat pertama kalinya mengintegrasikan secara mendalam cip AI berprestasi tinggi buatan dalam negara dengan teknologi pembungkusan CoPoS buatan dalam negara. Pada masa yang sama, TSMC dalam taklimat penganalisis institusi mendedahkan jadual lengkap CoPoS daripada ujian pengeluaran kepada pengeluaran besar-besaran: ujian pengeluaran pada 2027, pengeluaran besar-besaran pada separuh kedua 2028. Dari CoWoS kepada CoPoS, perbezaan satu huruf, namun ia mungkin merupakan lompatan struktur dalam industri pembungkusan semikonduktor.

Artikel ini akan menganalisis mengapa CoPoS menjadi medan pertempuran baharu dalam pembungkusan termaju semikonduktor dari dimensi seperti laluan teknologi, kesan rantaian industri, landskap persaingan dan susunan serantau.

Kekangan CoWoS: Daya Pendorong Mendalam untuk Evolusi Teknologi

CoWoS ialah penyelesaian penanda aras untuk pembungkusan termaju 2.5D. Ia menggunakan interposer silikon untuk menyambungkan die GPU/CPU dengan memori jalur lebar tinggi HBM melalui sambungan berketumpatan tinggi, dan membungkusnya pada substrat bersaiz ultra-besar. Penyelesaian ini menyelesaikan masalah integrasi cip AI, tetapi secara beransur-ansur mendedahkan tiga titik kesakitan utama:

• Kos tinggi: Interposer silikon sangat mahal, boleh menyumbang lebih daripada separuh daripada jumlah kos pembungkusan.
• Sekatan saiz: Disebabkan had wafer 12 inci, terdapat had pada kawasan cip yang boleh disokong. Contohnya, kawasan cip B200 NVIDIA telah melebihi 800mm², memotong cip segi empat sama pada wafer bulat, kadar penggunaan bahan kurang daripada 70%.
• Risiko meleding: Pekali pengembangan haba (CTE) cip silikon (kira-kira 2.7ppm/℃) dan substrat organik (kira-kira 16ppm/℃) sangat tidak sepadan, menjadikannya mudah meleding di bawah pembungkusan bersaiz besar, menjejaskan hasil.

Apabila jumlah panggilan Token model AI melonjak (dari Januari hingga Julai 2026, jumlah panggilan Token mingguan model AI global meningkat daripada 6.4 trilion kepada 46.7 trilion), keperluan pembungkusan untuk cip AI berskala ultra-besar menjadi semakin mendesak: "kawasan lebih besar, sambungan lebih tinggi, kos lebih rendah". Apabila kawasan pembungkusan cip melonjak daripada 3.3 kali saiz topeng kepada lebih daripada 9 kali, penyelesaian peringkat wafer tradisional tidak lagi dapat memenuhi keperluan, lalu CoPoS muncul.

Lonjakan Teknologi: Bagaimana CoPoS Menyelesaikan Masalah CoWoS

CoPoS (Chip-on-Panel-on-Substrate) ialah teknologi pembungkusan termaju peringkat panel baharu. Perbezaan utamanya ialah menggantikan wafer silikon bulat yang asalnya menjadi interposer dengan panel segi empat sama. Dalam penyelesaian CoWoS, cip diletakkan pada interposer silikon bulat, kemudian dibungkus secara keseluruhan pada substrat; manakala dalam CoPoS, cip terlebih dahulu diletakkan pada panel segi empat sama, selepas sambungan lapisan pendawaian semula RDL selesai, kemudian dibungkus pada substrat akhir.

Seni bina ini membawa empat kelebihan utama:Pertama, kadar penggunaan kawasan meningkat dengan ketara. Kadar penggunaan kawasan berkesan wafer bulat 12 inci adalah kira-kira 70%, manakala panel segi empat boleh mencapai lebih 95%. Dengan mengambil panel 510×515mm sebagai contoh, kawasan berkesannya adalah kira-kira 4.5 kali ganda wafer 12 inci, dan kos pembungkusan per unit kawasan dijangka dapat dikurangkan sebanyak 20% hingga 30%.

Kedua, had saiz pembungkusan meningkat dengan ketara. Saiz pembungkusan maksimum CoWoS pada masa ini adalah kira-kira 5.5 kali ganda luas retikel, manakala CoPoS boleh menyokong lebih 9.5 kali ganda, menyediakan ruang yang mencukupi untuk susunan berbilang HBM dan integrasi Chiplet dalam cip AI generasi akan datang.

Ketiga, kesesakan kapasiti dijangka dapat dipecahkan secara asas. Pembungkusan peringkat panel bukan sahaja menghasilkan keluaran beberapa kali ganda wafer bagi setiap panel, malah boleh menggunakan semula atau mengubah suai barisan pengeluaran generasi besar industri panel paparan, menyediakan laluan baharu untuk pengembangan kapasiti pantas.

Keempat, substrat kaca sesuai secara semula jadi. Hala tuju evolusi jangka panjang CoPoS ialah substrat teras kaca. Kaca mempunyai ciri lenturan rendah, kestabilan dimensi tinggi, sifat penebat elektrik yang sangat baik dan ketepatan pendawaian yang lebih halus. Ketumpatan sambungan antara dijangka mencapai 10 kali ganda substrat organik, dan prestasi pelesapan haba serta integriti isyarat adalah lebih baik untuk cip pengkomputeran berprestasi tinggi.

Seorang pakar industri membuat perumpamaan dengan piza: CoWoS seperti memotong bongkah segi empat pada piza bulat, sentiasa ada sisa di tepi; CoPoS pula seperti meletakkan piza di atas dulang pembakar segi empat, hampir tiada pembaziran, dan keluaran per unit kawasan meningkat dengan ketara.

Rancangan TSMC: Laluan Jelas daripada Pengesahan kepada Pengeluaran Besar-besaran

Sebagai penguasa mutlak dalam bidang pembungkusan termaju, perancangan TSMC untuk CoPoS adalah yang paling sistematik dan mendalam. Menurut maklumat awam, TSMC telah membina barisan ujian pengeluaran CoPoS, memasuki fasa pengesahan bersama peralatan dan proses, serta memajukan tiga spesifikasi panel segi empat: 310×310mm, 515×515mm, dan 750×620mm. 2026 ialah tempoh pengesahan kritikal, ujian pengeluaran pada 2027, dan pengeluaran besar-besaran pada separuh kedua 2028.

Dari segi perancangan kapasiti, kilang TSMC di Taiwan dijangka mencapai pengeluaran besar-besaran berskala kecil pada 2028, dengan kapasiti bulanan tidak kurang daripada 500 panel; pada akhir 2029, kapasiti bulanan meningkat kepada 12,000 panel; pada 2030, meningkat 241% tahun ke tahun kepada 30,000 panel; pada 2031, meningkat lagi 177% kepada 53,000 panel. Kilang AP7 Chiayi ditetapkan sebagai pangkalan pengeluaran besar-besaran teras, dijadualkan siap pada Jun 2026, dengan kapasiti berskala besar dibebaskan dari akhir 2028 hingga 2029. Kilang pembungkusan termaju TSMC di Arizona, Amerika Syarikat, turut dilengkapi dengan barisan pengeluaran CoPoS, dijangka diperkenalkan pada 2029-2030. TSMC juga menyatakan bahawa walaupun pengeluaran besar-besaran bermula pada 2028, ia masih memerlukan 2-3 tahun untuk membentuk skala bekalan yang mencukupi; garis masa pengeluaran besar-besaran untuk proses CoPoS lengkap yang mengintegrasikan substrat teras kaca ditetapkan selepas 2030.Dari segi pelanggan, NVIDIA dijangka menjadi pelanggan pertama CoPoS. Siri GPU Feynman generasi akan datang telah dimasukkan ke dalam rancangan penyesuaian CoPoS: produk generasi pertama dijadualkan menggunakan penyelesaian penyusunan 3D dan pelesapan haba substrat SiC pada 2028; versi Feynman Ultra yang dilancarkan pada 2029 akan menggunakan CoPoS sepenuhnya, memanfaatkan kawasan pakej yang lebih besar untuk menampung lebih banyak chiplet GPU dan memori. Selain itu, cip HPC AMD, Broadcom dan Google juga sedang menjalankan penyambungan teknikal secara serentak; pelanggan CoWoS sedia ada akan beralih kepada CoPoS secara berperingkat.

Rantaian bekalan peralatan sudah mula bertindak. Menurut laporan media, prototaip ujian pertama peralatan CoPoS telah ditempatkan di VisEra Technologies, anak syarikat TSMC; pembekal peralatan seperti Canon, DISCO, Applied Materials dan Lam Research semuanya telah mengambil kedudukan dan memasuki fasa pengesahan. TSMC juga telah melaksanakan kawalan kerahsiaan yang ketat ke atas rantaian bekalan CoPoS, menghendaki rakan kongsi peralatan dan bahan tempatan di Taiwan mengehadkan perkongsian maklumat; sebahagian teknologi dijangka digunakan secara eksklusif oleh TSMC untuk beberapa tahun selepas pengeluaran besar-besaran.

Industry Chain Analysis: Kesan terhadap Rantaian Industri Penuh

Kebangkitan CoPoS bukan sekadar peningkatan teknologi dalam segmen pemasangan, tetapi pembentukan semula keseluruhan rantaian industri semikonduktor.

Hulu: Peralatan dan Bahan

Dari segi peralatan, pemasangan peringkat panel memerlukan mesin litografi baharu, peralatan penyaduran elektrik, mesin pemasangan cip, peralatan ikatan sementara dan nyah-ikatan, dsb. Peralatan sedia ada dalam industri paparan boleh diguna semula melalui pengubahsuaian, memberi peluang kepada pengeluar seperti Canon yang mempunyai pengalaman dalam peralatan panel. Pada masa yang sama, peralatan pemotongan DISCO, peralatan pemendapan dan goresan Applied Materials dan Lam Research juga perlu menyesuaikan diri dengan pemprosesan panel segi empat sama.

Dari segi bahan, substrat kaca adalah pemboleh ubah utama. Pembekal kaca, pemprosesan lubang telus kaca (TGV), bahan RDL, bahan substrat pembawa dan lain-lain akan menyaksikan permintaan baharu. Pengeluar substrat organik perlu menghadapi tekanan penggantian, tetapi TSMC mendedahkan bahawa ia sedang bekerjasama dengan pembekal substrat, memberi gambaran bahawa substrat organik masih menjadi penyelesaian peralihan untuk tempoh masa akan datang.

Tengah: Pemasangan dan Pembuatan

Dengan susun atur sinergi CoWoS dan CoPoS, TSMC telah memantapkan lagi kedudukan dominannya dalam bidang pemasangan termaju. Pelan kapasiti CoPoS menunjukkan bahawa pemasangan termaju sedang dinaik taraf daripada 'proses bantuan' kepada 'tanah tinggi strategik'. Bagi pengeluar OSAT seperti ASE dan Amkor, halangan teknikal dan perbelanjaan modal CoPoS adalah sangat tinggi; ini mungkin melebarkan jurang dengan TSMC, tetapi juga mungkin mendorong mereka mencari peluang pembezaan dalam segmen khusus pemasangan peringkat panel.

Hilir: Reka Bentuk Cip AICoPoS dengan luas pembungkusan yang lebih besar dan ketumpatan interkoneksi yang lebih tinggi telah menghapuskan had saiz dan prestasi cip AI. Syarikat-syarikat besar seperti NVIDIA, AMD, Broadcom, dan Google akan dapat mereka bentuk seni bina berbilang Chiplet yang lebih kompleks, mengintegrasikan lebih banyak tindanan HBM, dan memacu peningkatan kuasa pengkomputeran AI secara berterusan. Pada masa yang sama, kelebihan kos CoPoS juga membantu mengurangkan kos pembungkusan cip AI, memberi kesan positif terhadap harga pelayan AI dan perbelanjaan modal perkhidmatan awan.

Regional Implications：Perubahan Kedudukan Industri Serantau

Taiwan：Loji AP7 di Chiayi akan menjadi pangkalan pengeluaran besar-besaran pertama untuk CoPoS. Taiwan mendahului dalam pengesahan teknologi pembungkusan peringkat panel, rantaian bekalan peralatan, dan bakat. Kawalan kerahsiaan TSMC juga membantu mengekalkan teknologi teras di pulau itu.

China：Suiyuan Technology dan Shanghai Xianfang bersama-sama melancarkan sampel CoPoS, menandakan satu langkah penting yang diambil oleh Tanah Besar China dalam bidang pembungkusan termaju. Walaupun masih terdapat jurang dalam kematangan pengeluaran besar-besaran dan rantaian bekalan peralatan berbanding dengan tahap maju antarabangsa, pembungkusan peringkat panel menyediakan laluan yang berpotensi untuk Tanah Besar China memintas had pembungkusan wafer tradisional. Substrat kaca, peralatan pembungkusan, dan sokongan tempatan yang lain juga akan mendapat manfaat daripada trend penggantian domestik.

Amerika Syarikat：Loji TSMC Arizona merancang untuk memperkenalkan kapasiti CoPoS, bermakna Amerika Syarikat mencapai kemajuan yang ketara dalam bidang pembungkusan termaju. Dengan digabungkan dengan subsidi Akta CHIPS untuk pembungkusan domestik, Amerika Syarikat dijangka dapat membentuk kapasiti CoPoS pada skala tertentu menjelang 2029-2030, mengurangkan kebergantungan terhadap kapasiti pembungkusan Asia.

Jepun dan Eropah：Walaupun rancangan CoPoS tidak disebut secara langsung, pengumpulan teknologi Jepun dalam bidang bahan dan peralatan semikonduktor menjadikannya memainkan peranan penting dalam rantaian bekalan CoPoS (seperti Canon, DISCO). Eropah pula mungkin mengambil bahagian melalui segmen peralatan dan bahan.

Investment Perspective：Perbelanjaan Modal dan Peluang Pasaran

CoPoS membuka lengkung pertumbuhan baharu untuk perbelanjaan modal semikonduktor. Menurut rancangan kapasiti TSMC, dari 2028 hingga 2031, kapasiti pengeluaran bulanan CoPoS akan meningkat lebih daripada 100 kali ganda (daripada 500 keping kepada 53,000 keping), yang bermaksud permintaan untuk peralatan pembungkusan peringkat panel, bahan, dan perkhidmatan ujian akan meningkat secara eksponen. Pembekal peralatan seperti Applied Materials, Lam Research, Canon, DISCO, serta pembekal substrat kaca yang berpotensi, semuanya akan menjadi penerima manfaat langsung.Pelabur perlu memberi perhatian kepada tiga isyarat utama: pertama, kemajuan pengesahan barisan ujian pengeluaran CoPoS TSMC; kedua, titik penggunaan pengeluaran besar-besaran siri Feynman NVIDIA; ketiga, kelajuan kematangan rantaian industri CoPoS di tanah besar China. Pada masa yang sama, risiko juga perlu diberi perhatian. Penganalisis Ming-Chi Kuo pernah mengingatkan bahawa pengeluar substrat dan peralatan yang kini mengambil bahagian dalam pengesahan CoPoS belum tentu menjadi pemenang akhir, kerana laluan teknologi mungkin masih berulang, dan sebahagian pautan mungkin disepadukan secara eksklusif oleh TSMC. Selain itu, pembungkusan aras panel mempunyai keperluan yang sangat tinggi terhadap hasil, kawalan lengkung, dan peralatan pemeriksaan, yang boleh menyebabkan masa pengeluaran besar-besaran tidak seperti yang dijangka.

Tinjauan Jangka Panjang: Gambaran Industri Tiga hingga Sepuluh Tahun Akan Datang

Jangka pendek (2026-2027): CoWoS masih menjadi aliran utama mutlak, CoPoS berada dalam peringkat pengesahan dan ujian pengeluaran. Barisan ujian pengeluaran TSMC akan menentukan parameter akhir peralatan dan proses, dan rancangan penyesuaian NVIDIA akan mendorong pembentukan rantaian bekalan.

Jangka sederhana (2028-2030): CoPoS memasuki tempoh peningkatan pengeluaran besar-besaran. Kilang TSMC Taiwan dan kilang Arizona masing-masing melepaskan kapasiti, siri Feynman NVIDIA sepenuhnya menggunakan CoPoS, dan pelanggan seperti AMD serta Broadcom bertukar secara beransur-ansur. Substrat kaca mula diperkenalkan, tetapi proses CoPoS substrat teras kaca penuh dijangka hanya matang selepas 2030.

Jangka panjang (2030-2035): CoPoS dijangka menjadi penyelesaian pembungkusan utama untuk cip kuasa pengkomputeran AI. Pembungkusan aras panel mungkin digabungkan dengan teknologi seperti susunan 3D dan sambungan optik, mendorong pembungkusan daripada 'proses belakang' kepada 'teras hadapan'. Laluan teknologi yang berbeza di rantau seperti China, Amerika Syarikat, dan Jepun mungkin membentuk landskap persaingan pelbagai kutub. Sama ada TSMC dapat terus mengekalkan monopoli bergantung pada kelajuan lelaran teknologi dan keupayaan integrasi rantaian bekalan, manakala sama ada pengeluar tanah besar China dapat mencapai kejayaan pembezaan bergantung pada kematangan peralatan dan bahan domestik.

Kesimpulan

Kebangkitan CoPoS menandakan peningkatan pembungkusan semikonduktor daripada 'proses bantuan' kepada 'kedudukan strategik'. Kepentingan teknologinya terletak pada penyelesaian batasan asas CoWoS dalam keluasan, kos, dan kawalan lengkung, membuka ruang fizikal baharu untuk evolusi berterusan cip AI. Pada peringkat persaingan industri, TSMC, dengan kelebihan perintis, perancangan kapasiti, dan ikatan pelanggan, sangat berkemungkinan untuk meneruskan kedudukan dominannya dalam bidang pembungkusan termaju; tetapi ambang teknikal pembungkusan aras panel turut menyediakan tetingkap peluang untuk pemain lain. Bagi rantaian bekalan semikonduktor, CoPoS akan menjana kitaran pertumbuhan baharu dalam peralatan, bahan, dan substrat, serta membentuk semula pembahagian industri serantau. Dalam lima tahun akan datang, keamatan persaingan dalam bidang pembungkusan termaju tidak akan kurang daripada pembuatan wafer, dan CoPoS adalah tumpuan pertempuran baharu ini.