Analyse approfondie des perspectives mondiales des semi-conducteurs pour 2026 : les trois variables que sont les dépenses d’investissement dans la puissance de calcul de l’IA, les goulets d’étranglement du packaging avancé et la régionalisation de la chaîne d’approvisionnement

Analyse approfondie des perspectives mondiales des semi-conducteurs pour 2026 : dépenses d'investissement dans le calcul IA, goulets d'étranglement du packaging avancé et régionalisation de la chaîne d'approvisionnement, trois variables clés

Introduction

Deloitte, dans le cadre de son système annuel de perspectives sur les technologies, les médias et les télécommunications (TMT), publie le « 2026 Global Semiconductor Industry Outlook » (Perspectives mondiales de l'industrie des semi-conducteurs 2026), qui place les dépenses d'investissement dans le calcul IA, les capacités des procédés avancés et du packaging avancé, la résilience de la chaîne d'approvisionnement ainsi que les variables de politique géopolitique parmi les principaux points d'observation de ce cycle industriel. Ce rapport relève d'une étude sectorielle prospective, dont la valeur réside dans la fourniture d'un cadre d'observation, et non dans la production de chiffres précis de revenus trimestriels.

Pour la chaîne de valeur, l'intérêt de ces perspectives est qu'elles déplacent le centre du débat de « le cycle a-t-il touché le fond ? » vers « la structure de la croissance est-elle durable ? ». Au cours des deux dernières années, la reprise de l'industrie des semi-conducteurs a été fortement concentrée sur un petit nombre de segments liés aux centres de données d'IA : la fonderie logique avancée, la HBM (mémoire à bande passante élevée), le packaging avancé et les équipements associés. En parallèle, le rythme de reprise des semi-conducteurs pour l'électronique grand public, l'industrie et l'automobile est nettement plus lent, et les taux d'utilisation des capacités des nœuds matures restent sous pression. Cette configuration de reprise « tirée par un seul pôle » constitue la plus grande différence entre le cycle actuel et le cycle de pénurie généralisée de 2019—2021.

Cet article suit cinq axes principaux — les trajectoires technologiques, les segments amont, intermédiaires et aval de la chaîne de valeur, le paysage concurrentiel, les politiques régionales et la perspective d'investissement — pour décomposer les variables structurelles de l'industrie des semi-conducteurs en 2026 et proposer des jugements à long terme à 3, 5 et 10 ans.

Contexte : pourquoi 2026 constitue un tournant

Contexte cyclique. 2023 a été une année typique de déstockage, tandis que 2024—2025 a été marquée par une reprise portée par la demande de serveurs et d'accélérateurs d'IA, mais cette reprise n'a pas touché uniformément toutes les catégories. La logique et la mémoire présentent une divergence marquée : les capacités de HBM, de SSD d'entreprise et de logique avancée, fortement liées à l'IA, sont tendues ; tandis que la DRAM standard, la NAND, les MCU grand public, les composants analogiques et de puissance ont connu, à différents stades, des révisions à la baisse de leurs prix et de leurs taux d'utilisation.

Contexte technologique. 2026 se situe dans une fenêtre où plusieurs trajectoires technologiques basculent simultanément : les procédés logiques entrent dans la génération 2 nm, les transistors à grille enveloppante (GAA) deviennent le choix dominant ; côté mémoire, la HBM passe de HBM3E à HBM4, le nombre de couches empilées et la bande passante augmentent simultanément, et, pour la première fois, une partie des dies logiques est confiée à des fonderies pour une fabrication conjointe ; côté packaging, on passe du flip-chip et du wire bonding traditionnels à des solutions 2,5D/3D et au niveau panneau telles que CoWoS, SoIC et FOPLP. Ces trois trajectoires se superposent dans la même fenêtre temporelle, ce qui amplifie directement l'effet d'éviction sur les équipements, les matériaux et les capacités.Contexte industriel et politique. Les contrôles américains à l'exportation (règles du BIS) continuent de resserrer les flux transfrontaliers d'équipements pour procédés avancés, d'accélérateurs d'IA et d'articles liés au HBM ; la loi américaine CHIPS and Science Act, la loi européenne sur les puces, le plan japonais de renaissance des semi-conducteurs, la stratégie sud-coréenne K-semiconductor et la troisième phase du Grand Fonds chinois constituent ensemble un cycle mondial de subventions aux capacités d'une ampleur rare. La logique industrielle passe ainsi en partie de l'« efficacité optimale » à la « priorité à la résilience » ; en 2026, ce basculement se traduira par une évolution simultanée de la répartition géographique des capacités et de la structure des coûts.

Analyse approfondie

I. Impact technologique : le goulot d'étranglement se déplace de la lithographie vers le packaging et la mémoire

Logique avancée. Le changement central de la génération 2 nm est que le GAA remplace pleinement le FinFET. TSMC N2, Samsung SF2 et Intel 18A/14A constituent le premier échelon. Le principal défi d'ingénierie posé par le GAA ne réside pas dans le concept du dispositif, mais dans l'intégration des procédés : la sélectivité de gravure des canaux à nanofeuillets, l'isolation par espaceur interne (inner spacer), l'épitaxie des sources/drains et la synergie High-k/grille métallique ; si le rendement d'une seule de ces étapes est insuffisant, cela bridera directement la capacité effective. Par conséquent, en 2026, l'enjeu concurrentiel des procédés avancés restera le rendement effectif plutôt que les nœuds sur le papier.

Packaging avancé. C'est actuellement le goulot d'étranglement le plus sous-estimé. Les grands accélérateurs d'IA doivent interconnecter des dies logiques et plusieurs HBM via un interposeur en silicium ou un RDL, et les capacités de type CoWoS sont depuis longtemps en situation de pénurie. Les barrières de l'étape de packaging proviennent de trois sources : premièrement, le contrôle du gauchissement et du rendement induit par l'augmentation de la taille de l'interposeur ; deuxièmement, les exigences de précision des équipements et de propreté découlant de la réduction continue du pas des microbumps ; troisièmement, la capacité de planification intégrée du packaging et du test. Le packaging au niveau panneau (FOPLP) est considéré comme une voie de réduction des coûts à moyen terme, mais le contrôle du gauchissement et la maturité des équipements restent des variables.

Mémoire. HBM4 introduit une interface plus large et un plus grand nombre de couches empilées, et voit apparaître un modèle de collaboration industrielle dans lequel le die de base (base die) est fabriqué par une fonderie, ce qui implique une augmentation notable du degré de couplage des procédés entre les fabricants de mémoire et les fonderies. Le rendement du HBM, la dissipation thermique et le rendement d'empilement déterminent directement le rythme réel des expéditions des accélérateurs d'IA.

Nœuds matures. Les barrières technologiques des nœuds 40/28 nm et au-delà sont plus faibles, et la concurrence se déplace vers les coûts et le taux d'utilisation des capacités. La pression sur les prix provient principalement de l'arrivée concentrée de nouvelles capacités, tandis que la demande manque d'une traction de croissance du même ordre.

II. Impact sur la chaîne industrielle (Industry Chain Analysis)

• Amont : les équipements et les matériaux constituent la contrainte physique de la capacité de production.
• Lithographie : l’EUV et la High-NA EUV déterminent le plafond de capacité de la logique avancée, et leur rythme de livraison se reflète directement dans la production de wafers en aval.
• Dépôt, gravure, métrologie : les procédés GAA et d’empilement 3D amplifient la demande de dépôt par couches atomiques (ALD), de gravure à haut rapport d’aspect et de métrologie par faisceau d’électrons ; l’importance du segment de la métrologie est réévaluée dans ce cycle.
• Matériaux : les plaques de silicium de grande taille, les résines photolithographiques avancées, les gaz spéciaux électroniques, les consommables de CMP, les substrats ABF et les matériaux d’interposeur sont des goulets d’étranglement cachés de la libération de capacité. Les substrats sont particulièrement critiques : leur cycle d’extension de capacité est long et leur cycle de qualification encore plus, ce qui en fait facilement un limiteur invisible des expéditions de systèmes complets.

• Milieu de chaîne : les frontières entre fonderie, mémoire et assemblage-test se brouillent.
• Fonderie : la capacité de logique avancée se concentre chez les leaders, ce qui accroît en parallèle leur pouvoir de fixation des prix ; en même temps, les fonderies s’étendent vers l’assemblage et le test, comprimant une partie de l’espace de valeur des OSAT traditionnels.
• Mémoire : le HBM transforme les fabricants de mémoire de fournisseurs standardisés en partenaires de collaboration personnalisée, modifiant en conséquence la structure de négociation.
• Assemblage-test : les OSAT reprennent les commandes externalisées d’assemblage avancé, tout en subissant la double pression d’une intensité d’investissement en hausse et d’une concentration accrue des clients.

• Aval : le côté demande est dominé par les dépenses d’investissement des fournisseurs de cloud.
• Fabless et fabricants de systèmes : les fabricants de GPU et les ASIC développés en interne par les fournisseurs de cloud (produits de type TPU, Trainium/Inferentia, Maia, MTIA) constituent ensemble une offre diversifiée d’accélérateurs.
• Serveurs et ODM : la conception de l’alimentation, du refroidissement et de l’interconnexion des systèmes au niveau du rack est devenue l’un des goulets d’étranglement réels de la livraison des serveurs d’IA, ce qui accroît le pouvoir de négociation des ODM.
• Terminaux : le renouvellement tiré par les PC IA et les smartphones IA dépend de la capacité de la puissance de calcul embarquée à se traduire en valeur applicative perceptible ; 2026 reste une année de validation.

Bénéficiaires et risques. Les bénéficiaires se concentrent dans les équipements et matériaux d’assemblage avancé, la chaîne d’approvisionnement HBM, les substrats haut de gamme, le test avancé et l’écosystème EUV ; les exposés au risque se concentrent dans les procédés matures, l’analogique grand public et les composants de puissance, ainsi que chez les fournisseurs d’équipements et de matériaux dont la part de chiffre d’affaires liée au marché chinois est élevée.

III. Paysage concurrentiel : du combat pour les parts de marché au combat pour « capacité et synergie »

Fonderie. La logique avancée présente une structure « un super leader et plusieurs acteurs forts ». Les acteurs de tête érigent des barrières combinées via le verrouillage des clients sur le 2 nm et l’offre de packaging associée ; les poursuivants doivent simultanément résoudre le triple problème du rendement, de la confiance des clients et des dépenses d’investissement. Le point de validation clé de l’activité de fonderie d’Intel en 2026 réside dans le rendement de production des nœuds avancés et dans la décision d’adoption par de grands clients externes, plutôt que dans la feuille de route elle-même.

Accélérateurs d’IA. Le GPU occupe encore la position dominante pour l’entraînement et l’inférence à usage général, mais l’avantage de coût des ASIC personnalisés sur certaines charges d’inférence pousse les fournisseurs de cloud à accélérer le rythme de leurs développements internes. La dimension concurrentielle passe de la performance d’une puce isolée à une solution globale « puce + interconnexion + écosystème logiciel + livraison système ».Mémoire. La HBM est aujourd’hui l’un des segments les plus concentrés ; les principaux fabricants se sont dotés d’un avantage de premier entrant sur le nombre de couches empilées, les rendements et la certification client, et les suiveurs doivent franchir deux seuils : le rendement et la validation client.

Assemblage et test. Les principaux OSAT étendent leurs capex pour absorber les commandes d’externalisation, mais le savoir-faire des procédés de packaging avancé tend à se concentrer chez les fonderies, ce qui pourrait comprimer la répartition de la valeur à moyen et long terme.

IV. Impact régional : la position dans la chaîne industrielle est en cours de réévaluation

• États-Unis : ils renforcent leur implantation locale dans la conception, les équipements et la fabrication avancée, tout en façonnant les frontières technologiques mondiales par le contrôle des exportations ; leur rôle évolue d’un « centre de conception » vers un complexe « conception + fabrication + définition des règles ».
• Taïwan (Chine) : reste un double hub pour la logique avancée et le packaging avancé ; la concentration industrielle y est à la fois un avantage d’efficacité et une source de prime de risque géopolitique.
• Corée du Sud : source d’approvisionnement centrale pour la mémoire et la HBM, tout en cherchant une deuxième courbe de croissance dans l’activité de fonderie.
• Japon : ses avantages dans les équipements et les matériaux restent solides, et il cherche à revenir à la fabrication de pointe via des projets de reconstruction de la logique avancée.
• Europe : avec la lithographie et les semi-conducteurs automobiles comme actifs clés, la vitesse d’expansion des capacités est limitée par les coûts et les talents.
• Asie du Sud-Est : accueille l’assemblage et le test, l’assemblage en aval et une partie des procédés matures, devenant une région bénéficiaire majeure de la diversification des chaînes d’approvisionnement.

La tendance générale est à la « dualisation » : les technologies de pointe restent fortement concentrées dans quelques régions, tandis que les segments matures et les étapes aval se dispersent plus rapidement.

V. Perspective d’investissement : inadéquation entre l’intensité des capex et le cycle de retour

Les marchés financiers se concentrent sur trois questions clés. Premièrement, la soutenabilité des capex liés à l’IA — lorsque les amortissements commenceront à être intégrés massivement aux coûts, le cycle de retour sur investissement sera réexaminé. Deuxièmement, la vitesse d’expansion des capacités de packaging avancé et de HBM pourra-t-elle s’aligner sur le rythme des expéditions d’accélérateurs, ce qui déterminera le moment de la reconnaissance des revenus à court terme. Troisièmement, le rythme d’assainissement des capacités sur les procédés matures, qui déterminera la pente de redressement des bénéfices des entreprises de puces non liées à l’IA.

Du point de vue de la valorisation, les valeurs liées à l’IA bénéficient d’une prime de croissance marquée, tandis que les valeurs cycliques traditionnelles restent valorisées en fonction du taux d’utilisation des capacités et du cycle des prix. Cette divergence pourrait connaître un rééquilibrage temporaire en 2026, sous l’effet de la tarification des procédés avancés, de la libération des capacités de packaging et de la volatilité des prix de la mémoire.

VI. Perspectives à long terme

À l’horizon 3 ans. Le packaging avancé et la HBM resteront les goulets d’étranglement physiques les plus critiques ; la génération 2 nm entrera en montée en puissance à grande échelle ; les procédés matures entreront dans une phase de consolidation et d’assainissement ; les capacités régionalisées commenceront à générer une production réelle.

À l’horizon 5 ans. Les nœuds plus avancés et les nouvelles architectures de transistors continueront de progresser ; les substrats en verre, l’optique co-packagée (CPO) et d’autres nouvelles solutions d’interconnexion entreront en phase de validation pour la production de masse ; la part des capacités locales dans les principales économies augmentera, entraînant une hausse systémique de la structure de coûts du secteur.Les 10 prochaines années. Les contraintes pourraient passer de la miniaturisation des transistors à l’énergie, à la dissipation thermique et aux matériaux. L’augmentation de la densité de puissance de calcul dépendra davantage du packaging, de l’interconnexion et de l’innovation au niveau système que de la seule dépendance aux nœuds de fabrication. La chaîne d’approvisionnement pourrait former une structure stable à double voie : « concentration à la pointe, dispersion sur les nœuds matures ».

Conclusion : les trois jugements industriels les plus importants

Premièrement, en 2026, le véritable goulot d’étranglement de l’industrie des semi-conducteurs ne réside pas dans la lithographie, mais dans la « contrainte de back-end » que constituent le packaging avancé, le HBM et les substrats haut de gamme. Qui maîtrise la capacité effective de ces segments maîtrise le rythme de livraison de la puissance de calcul IA.

Deuxièmement, le risque de ce cycle n’est pas la disparition de la demande, mais une concentration excessive de la croissance. Dès que la croissance des dépenses d’investissement dans l’IA ralentit, les maillons faibles et les segments sous pression de la chaîne industrielle se révèlent en même temps.

Troisièmement, le facteur décisif de la concurrence industrielle passe d’une technologie ponctuelle à une capacité de coordination systémique — la capacité d’intégration des puces, du packaging, de la mémoire, de l’interconnexion, des logiciels et de l’ordonnancement des capacités sera plus déterminante que l’avance sur un nœud unique.

Points clés à retenir

1. En 2026, le sujet central de l’industrie est la durabilité de la structure de croissance, et non le jugement sur le point bas du cycle ; la forme de reprise tirée par le seul pôle IA ne s’est pas encore diffusée aux nœuds matures ni aux puces grand public. 2. Les goulots d’étranglement physiques les plus serrés se concentrent dans le packaging avancé (de type CoWoS), le HBM et les substrats haut de gamme ; les segments amont des équipements et des matériaux présentent la plus grande certitude de bénéfice. 3. Le degré de couplage des procédés entre fonderies et fabricants de mémoire augmente ; la fabrication des dies de base HBM confiée aux fonderies modifie la répartition traditionnelle des rôles entre mémoire et fonderie. 4. La dimension de la concurrence passe de la performance d’une puce unique à une coordination au niveau système : « puce + packaging + interconnexion + logiciel + capacité ». 5. Le paysage régional évolue vers une « dualisation » : les technologies de pointe se concentrent davantage, les nœuds matures et les segments back-end se dispersent plus rapidement, et la structure de coûts de l’industrie se déplace systématiquement à la hausse.

Entreprises concernées

TSMC, Samsung Electronics, Intel, SK hynix, Micron, NVIDIA, AMD, Broadcom, Qualcomm, MediaTek, ASML, Applied Materials, Lam Research, KLA, Tokyo Electron (TEL), ASE, Amkor, Google, Amazon AWS, Microsoft, Meta.

Technologies concernéesTransistors à grille enveloppante GAA, lithographie EUV et EUV High-NA, packaging avancé CoWoS et SoIC, packaging au niveau panneau FOPLP, mémoire à large bande passante HBM3E/HBM4, interconnexion Chiplet et UCIe, interposeur en silicium et RDL, substrat ABF, optique co-packagée (CPO), substrat en verre, SSD d'entreprise, ASIC d'IA personnalisés, refroidissement liquide et architecture d'alimentation au niveau du rack.

Tags suggérés (Suggested Tags)

Industrie des semi-conducteurs, fabrication de puces, fonderie de wafers, packaging avancé, puces d'IA, marché des GPU, HBM, chaîne d'approvisionnement des semi-conducteurs, tendances du secteur, investissement dans les semi-conducteurs, marché mondial des semi-conducteurs, contrôles à l'exportation, régionalisation de la chaîne d'approvisionnement, procédé 2 nm, CoWoS, Chiplet, équipements et matériaux, cycle des mémoires, dépenses d'investissement, géopolitique.

Sources d'information

Deloitte Insights, 2026 Global Semiconductor Industry Outlook : https://www.deloitte.com/us/en/insights/industry/technology/technology-media-telecom-outlooks/semiconductor-industry-outlook.html

(Voir aussi : les résultats de recherche publics d'organisations telles que SEMI, SIA, Gartner, IDC, TrendForce, TechInsights, Counterpoint, SemiAnalysis, ainsi que les documents déposés auprès de la SEC et les publications relatives aux relations avec les investisseurs des entreprises concernées.)