Expansion de l'emballage avancé de TSMC à Chiayi : atténuation du goulot d'étranglement des puces IA et restructuration de la chaîne industrielle

Résumé de l'événement

Le 13 juillet 2026, Wu Zhengzhong, ministre taïwanais de la Technologie, a annoncé lors de la cérémonie de démarrage du parc scientifique de Chiayi que TSMC ajouterait deux nouvelles usines d'assemblage avancé (troisième et quatrième), faisant de ce parc un pôle majeur de l'assemblage avancé de TSMC. Auparavant, la première usine était déjà entrée en production de masse, et la deuxième allait bientôt démarrer. Une fois les quatre usines terminées, la production annuelle devrait dépasser 300 milliards de dollars taïwanais (environ 9,35 milliards USD) et créer plus de 9 000 emplois.

La principale force motrice de cette expansion provient de la forte demande des concepteurs de puces IA – en particulier NVIDIA – pour la technologie d'assemblage CoWoS (Chip-on-Wafer-on-Substrate). TSMC augmente sa capacité d'assemblage avancé à un rythme effréné pour tenter de combler l'écart entre l'offre et la demande de puces IA.

Feuille de route technique : CoWoS devient un goulet d'étranglement clé pour les puces IA

Les technologies d'assemblage avancé, en particulier le CoWoS de TSMC, sont devenues l'élément vital de l'informatique haute performance et des puces IA. Le CoWoS intègre plusieurs puces logiques (par exemple GPU, CPU) avec de la mémoire à large bande passante (HBM) sur un interposeur en silicium, permettant des communications de données à large bande passante et faible latence.

• Barrières technologiques : La fabrication du CoWoS est extrêmement difficile, impliquant des procédés tels que les TSV (Through-Silicon Vias), les microbumps, l'alignement de précision, et le contrôle du rendement est complexe. TSMC a accumulé plus de dix ans d'expérience dans ce domaine, formant une barrière de brevet épaisse.
• Évolution de la feuille de route : TSMC passe du CoWoS-S (interposeur silicium) au CoWoS-L (interconnexion locale en silicium) et au CoWoS-R (interposeur RDL) pour répondre aux besoins de bande passante et de coût des différentes puces IA. De plus, le SiP (System-in-Package) et les 3D IC (comme le SoIC) se développent en parallèle.
• Goulot d'étranglement de capacité : Bien que la capacité CoWoS de TSMC en 2025 ait doublé par rapport à l'année précédente, les commandes de puces IA en 2026 dépassent toujours largement la capacité. La nouvelle usine de Chiayi sera principalement chargée de la production de masse du CoWoS et des technologies d'assemblage avancé ultérieures, et la capacité devrait encore augmenter de plus de 50 % d'ici 2027.

Impact sur la chaîne industrielle : un effet d'entraînement global des équipements, des matériaux aux tests d'assemblage

L'expansion de la capacité d'assemblage avancé a un impact profond sur chaque maillon de la chaîne industrielle des semi-conducteurs :

En amont : les fournisseurs d'équipements et de matériaux bénéficient - Équipements : Les commandes d'équipements d'assemblage avancé d'ASML (lithographie), Applied Materials (dépôt/gravure), Lam Research (gravure), KLA (inspection), etc., augmenteront considérablement.### Amont : les fournisseurs d'équipements et de matériaux bénéficient - Équipements : les commandes d'équipements d'encapsulation avancée pour ASML (photolithographie), Applied Materials (dépôt/gravure), Lam Research (gravure), KLA (inspection) et d'autres fabricants connaîtront une croissance significative. En particulier, les équipements de photolithographie DUV et de gravure plasma utilisés pour la fabrication des interposeurs en silicium. - Matériaux : la demande en matériaux d'interposeurs en silicium (tranches de silicium de haute pureté), résines photosensibles (comme JSR, Shin-Etsu Chemical), produits chimiques (comme BASF) et matériaux de sous-remplissage (comme Henkel) augmente. Les fabricants de substrats comme IBIDEN et Unimicron bénéficieront également des substrats FC-BGA nécessaires pour CoWoS.

Milieu : concurrence accrue entre les prestataires de services d'assemblage et de test - TSMC développe activement sa capacité CoWoS tout en sous-traitant une partie à des OSAT comme ASE. ASE a annoncé l'expansion de sa solution FOCoS (Fan-Out Chip-on-Substrate) pour conquérir le marché de l'encapsulation IA. - Amkor, JCET et d'autres investissent également dans l'encapsulation fan-out et 2.5D, mais à court terme, ils peinent à menacer la position dominante de TSMC dans l'encapsulation haute performance pour l'IA.

Aval : le sort des concepteurs de puces IA - NVIDIA, AMD, Broadcom, Marvell et d'autres fabricants de puces IA bénéficient directement de la libération des capacités d'encapsulation. Auparavant, la pénurie de capacité CoWoS prolongeait les délais de livraison des GPU à plus de six mois ; l'expansion des capacités réduira les délais et accélérera le déploiement de l'infrastructure IA. - Les clients cloud comme Microsoft, Amazon et Google, qui développent leurs propres puces IA (Trainium, TPU), dépendent également de l'encapsulation avancée. Le relâchement des capacités réduira le coût et la latence de leurs puces personnalisées.L'expansion de TSMC à Chiayi creuse encore l'écart avec ses concurrents. Il est à noter que TSMC ne dessert pas seulement ses propres procédés, mais ouvre ses capacités d'assemblage à tous ses clients (modèle sans usine), ce qui en fait une plateforme d'assemblage « neutre » pour l'écosystème des puces IA, réduisant ainsi le risque de dépendance des clients à une seule fonderie.

Impact régional : Taïwan consolide sa position de centre de fabrication d'assemblage avancé

Le parc scientifique de Chiayi, situé dans le centre-sud de Taïwan, est le nouveau site de TSMC après les parcs de Hsinchu, Taichung et Tainan. Cette décision est d'une importance majeure pour l'industrie des semi-conducteurs taïwanaise :

• Sécurité de la chaîne d'approvisionnement : La concentration de l'assemblage avancé à Taïwan augmente les risques géopolitiques. Cependant, TSMC construit également des usines de wafers au Japon, aux États-Unis et en Allemagne, tout en privilégiant les capacités d'assemblage sur le territoire national pour préserver la confidentialité technologique et le contrôle de la chaîne d'approvisionnement.
• Emploi et investissements : La nouvelle usine de Chiayi créera plus de 9 000 emplois hautement qualifiés et entraînera une concentration d'industries connexes (équipements, matériaux, logistique). Sa contribution annuelle à la production est estimée à 0,15 % du PIB de Taïwan.
• Équilibre régional : La répartition de l'industrie des semi-conducteurs entre le nord et le sud de Taïwan devient plus équilibrée, allégeant la pression environnementale sur le parc scientifique de Hsinchu au nord.

D'autres pays s'efforcent également d'attirer des capacités d'assemblage : les États-Unis encouragent ASE et Amkor à construire des usines sur leur territoire via le *Chips Act* ; le Japon soutient Rapidus et ses entreprises nationales de test et d'assemblage ; la Chine investit massivement dans l'assemblage avancé (comme JCET et Tongfu Microelectronics), mais des écarts subsistent en termes de capacité et de rendement. À court terme, la position de leader de Taïwan dans l'assemblage haut de gamme reste difficile à ébranler.

Perspective d'investissement : L'assemblage avancé devient un point focal du capital

• Valeur à long terme : Avec l'explosion de la demande en formation et en inférence IA, le marché de l'assemblage avancé devrait croître à un taux de croissance annuel composé de 25 % pour atteindre plus de 50 milliards de dollars d'ici 2030. La marge brute de l'activité d'assemblage de TSMC est d'environ 40 %, inférieure à celle de ses procédés avancés (53 %+), mais les effets d'échelle et l'amélioration des rendements devraient renforcer la rentabilité.
• Entreprises clés :
• - TSMC : Valeur phare, l'expansion des capacités d'assemblage stimulera la croissance des revenus et renforcera la fidélité des clients.
• - Fournisseurs d'équipements (ASML, AMAT, LRCX, KLA) : Bénéficient de la mise à niveau de la demande d'équipements d'assemblage.
• - Fournisseurs de matériaux (Shin-Etsu Chemical, JSR, Tokyo Ohka) : Les matériaux d'assemblage haut de gamme offrent des marges élevées.
• - OSAT (ASE, Amkor) : Bien que subissant la pression de TSMC, l'expansion du marché global leur apportera des commandes supplémentaires.
• Avertissements de risques : Risques géopolitiques (conflit à Taïwan), évolution des trajectoires technologiques (remplacement du CoWoS par la liaison directe 3D), et capacité d'assemblage interne des clients (Intel, Samsung) pourraient modifier le paysage concurrentiel.

Perspectives à long terme (3-10 ans)- 3 ans : La capacité de production d'emballages de puces IA restera tendue, le CoWoS dominant solidement ; après la pleine production de l'usine de Chiayi, TSMC devrait augmenter sa capacité mensuelle de CoWoS à plus de 80 000 plaquettes (contre environ 40 000 actuellement). - 5 ans : Le bonding hybride (Hybrid Bonding) et le 3D SoIC arriveront progressivement à maturité, et seront d'abord utilisés pour des applications spécifiques à hautes performances (comme le HPC, les centres de données). TSMC pourrait également déplacer l'emballage 3D à Chiayi ou sur des sites d'expansion ultérieurs. - 10 ans : L'intégration profonde de l'emballage avancé et des procédés avancés pourrait donner naissance à de nouveaux paradigmes tels que le « System-on-Wafer ». La position de Taïwan en tant que centre de l'emballage sera confrontée aux défis des États-Unis, du Japon et de la Chine, mais l'accumulation technologique de TSMC lui permet de rester en tête dans le domaine haut de gamme.