El empaquetado avanzado entra en un nuevo campo de batalla: análisis del auge de la tecnología CoPoS y el panorama competitivo de la industria mundial de semiconductores.

En la carrera de chips de IA, el empaquetado avanzado se ha convertido en el factor clave que determina el suministro de capacidad de cómputo. En julio de 2026, en el WAIC 2026, Enflame Technology y Shanghai Xianfang Technology lanzaron conjuntamente la primera muestra de empaquetado avanzado CoPoS de China orientada a chips de cómputo de IA, integrando por primera vez en profundidad los chips de IA de alta gama de producción nacional con la tecnología de empaquetado CoPoS nacional. Al mismo tiempo, TSMC reveló en su conferencia de inversionistas el cronograma completo de CoPoS desde la prueba piloto hasta la producción en masa: producción de prueba en 2027, y producción en masa en el segundo semestre de 2028. De CoWoS a CoPoS, una diferencia de una sola letra, pero que podría significar un salto estructural para la industria del empaquetado de semiconductores.

Este artículo analiza por qué CoPoS se está convirtiendo en el nuevo campo de batalla del empaquetado avanzado de semiconductores, desde dimensiones como la ruta tecnológica, el impacto en la cadena industrial, el panorama competitivo y la distribución regional.

El cuello de botella de CoWoS: la fuerza motriz profunda que impulsa la iteración tecnológica

CoWoS es la solución de referencia del empaquetado avanzado 2.5D. Logra una interconexión de alta densidad entre los chips GPU/CPU y la memoria de alto ancho de banda HBM mediante un interposer de silicio, y lo empaqueta en un sustrato de gran tamaño. Esta solución resolvió el problema de integración de los chips de IA, pero también reveló gradualmente tres grandes puntos débiles:

• Altos costos: El interposer de silicio es caro y puede representar más de la mitad del costo total del empaquetado.
• Limitaciones de tamaño: Debido a la limitación de la oblea de 12 pulgadas, hay un límite superior en el área de chip que se puede soportar. Por ejemplo, el área del chip de la NVIDIA B200 ya supera los 800 mm²; al cortar chips cuadrados en una oblea circular, la utilización del material es inferior al 70%.
• Riesgo de alabeo: El chip de silicio (CTE de aproximadamente 2,7 ppm/°C) y el sustrato orgánico (CTE de aproximadamente 16 ppm/°C) tienen un grave desajuste en el coeficiente de expansión térmica, lo que puede provocar fácilmente alabeo en empaquetados de gran tamaño, afectando el rendimiento.

Con el aumento vertiginoso del volumen de tokens consumidos por los modelos de IA (de enero a julio de 2026, el volumen semanal de tokens consumidos por los modelos de IA a nivel mundial pasó de 6,4 billones a 46,7 billones), la demanda de empaquetado de los chips de IA a gran escala por "mayor área, mayor interconexión y menor costo" es cada vez más urgente. Cuando el área de empaquetado de chips salta de 3,3 veces el tamaño de máscara a más de 9 veces, la solución tradicional a nivel de oblea ya no puede satisfacer la demanda, y así surge CoPoS.

Salto tecnológico: cómo CoPoS resuelve los puntos débiles de CoWoS

CoPoS (Chip-on-Panel-on-Substrate) es una nueva tecnología de empaquetado avanzado a nivel de panel. Su diferencia clave radica en reemplazar la oblea circular de silicio que servía como interposer por un panel cuadrado. En el esquema CoWoS, el chip se coloca primero sobre el interposer circular de silicio y luego se empaqueta en su conjunto sobre el sustrato; mientras que en CoPoS, el chip se coloca primero sobre un panel cuadrado y, después de completar la interconexión de la capa de redistribución RDL, se empaqueta sobre el sustrato final.

Esta arquitectura aporta cuatro grandes ventajas principales: Primero, la utilización del área mejora significativamente. La tasa de utilización del área efectiva de una oblea circular de 12 pulgadas es de aproximadamente el 70%, mientras que un panel cuadrado puede alcanzar más del 95%. Tomando como ejemplo un panel de 510×515 mm, su área efectiva es aproximadamente 4,5 veces la de una oblea de 12 pulgadas, y se estima que el costo de empaquetado por unidad de área puede reducirse entre un 20% y un 30%.

Segundo, el límite máximo del tamaño de empaquetado aumenta considerablemente. Actualmente, el tamaño máximo de empaquetado de CoWoS es aproximadamente 5,5 veces el área de la máscara, mientras que CoPoS puede soportar más de 9,5 veces, proporcionando espacio suficiente para el apilamiento múltiple de HBM y la integración de chiplets en los chips de IA de próxima generación.

Tercero, se espera un avance fundamental en el cuello de botella de capacidad productiva. El empaquetado a nivel de panel no solo produce varias veces más por panel que una oblea, sino que también puede reutilizar o adaptar las líneas de producción de gran generación de la industria de paneles de visualización, ofreciendo una nueva vía para una rápida expansión de capacidad.

Cuarto, el sustrato de vidrio se adapta de forma natural. La dirección de evolución a largo plazo de CoPoS es el sustrato central de vidrio. El vidrio presenta baja deformación, alta estabilidad dimensional, excelente aislamiento eléctrico y mayor precisión de cableado fino; se espera que la densidad de interconexión alcance 10 veces la de los sustratos orgánicos, con un mejor rendimiento en disipación de calor e integridad de señal para chips de alta potencia computacional.

Algunos expertos del sector lo comparan con una pizza: CoWoS es como cortar trozos rectangulares en una pizza redonda, donde siempre hay sobras en los bordes; CoPoS, en cambio, es como extender la pizza en una bandeja cuadrada, casi sin desperdicio, lo que aumenta considerablemente la producción por unidad de área.

El plan de TSMC: un camino claro de la validación a la producción en masa

Como líder absoluto en el campo del empaquetado avanzado, TSMC ha realizado el despliegue más sistemático y profundo de CoPoS. Según información pública, TSMC ya ha instalado una línea de prueba de CoPoS, entrando en la etapa de validación conjunta de equipos y procesos, y está impulsando soluciones de paneles cuadrados en tres especificaciones: 310×310 mm, 515×515 mm y 750×620 mm. 2026 es el período clave de validación, 2027 será la producción de prueba y la segunda mitad de 2028 la producción en masa.

En cuanto a la planificación de capacidad, se espera que la fábrica de TSMC en Taiwán logre una producción en masa a pequeña escala en 2028, con una capacidad mensual no inferior a 500 paneles; para finales de 2029, la capacidad mensual aumentará a 12 000 paneles; en 2030, crecerá un 241% interanual hasta 30 000 paneles; y en 2031, aumentará otro 177% hasta 53 000 paneles. La fábrica AP7 de Chiayi está designada como base central de producción en masa, con finalización prevista para junio de 2026 y liberación de capacidad a gran escala desde finales de 2028 hasta 2029. La planta de empaquetado avanzado de TSMC en Arizona también estará equipada con líneas de producción CoPoS, cuya introducción está prevista para 2029-2030. TSMC también señaló que, incluso con la producción en masa en 2028, se necesitarán de 2 a 3 años para alcanzar una escala de oferta suficiente; el punto de producción en masa del proceso completo de CoPoS integrado con el sustrato central de vidrio está fijado después de 2030.En cuanto a los clientes, se espera que NVIDIA se convierta en el primer cliente de CoPoS. Su próxima serie de GPU Feynman ya está incluida en el plan de adaptación de CoPoS: se espera que la primera generación utilice apilamiento 3D y una solución de disipación térmica con sustrato de SiC en 2028; la versión Feynman Ultra, que se lanzará en 2029, adoptará CoPoS de manera integral, aprovechando un área de empaquetado más grande para alojar más chiplets de GPU y memoria. Además, los chips HPC de AMD, Broadcom y Google también están realizando la integración técnica en paralelo, y los clientes actuales de CoWoS harán la transición a CoPoS por fases.

La cadena de suministro de equipos ya se ha puesto en movimiento. Según informes de medios, los primeros prototipos de prueba de equipos CoPoS ya han ingresado en VisEra, la subsidiaria de TSMC. Canon, DISCO, Applied Materials, Lam Research y otros fabricantes de equipos ya se han posicionado y han entrado en la fase de validación. TSMC también ha implementado estrictos controles de confidencialidad en la cadena de suministro de CoPoS, exigiendo a los socios locales de equipos y materiales en Taiwán que limiten el intercambio de información. Se espera que parte de la tecnología sea de uso exclusivo de TSMC durante varios años después del inicio de la producción en masa.

Análisis de la cadena industrial: impacto en toda la cadena industrial

El auge de CoPoS no es solo una actualización tecnológica en el segmento de empaquetado, sino una remodelación de toda la cadena industrial de semiconductores.

Aguas arriba: equipos y materiales

En cuanto a los equipos, el empaquetado a nivel de panel requiere nuevas máquinas de litografía, equipos de electrodeposición, máquinas de montaje, y equipos de unión y desunión temporal. Los equipos existentes en la industria de paneles de visualización pueden reutilizarse mediante modificaciones, lo que brinda oportunidades a fabricantes con experiencia en equipos de paneles, como Canon. Al mismo tiempo, los equipos de corte de DISCO y los equipos de deposición y grabado de Applied Materials y Lam Research también deben adaptarse al procesamiento de paneles cuadrados.

En cuanto a los materiales, el sustrato de vidrio es la variable central. Los proveedores de vidrio, el procesamiento de vías de vidrio, los materiales RDL y los materiales de sustrato experimentarán nuevas demandas. Los fabricantes de sustratos orgánicos deben enfrentar la presión de sustitución, pero TSMC ha revelado que está colaborando con proveedores de sustratos, lo que sugiere que los sustratos orgánicos seguirán siendo una solución transitoria durante algún tiempo.

Intermedio: empaquetado y fabricación

Gracias a su despliegue sinérgico de CoWoS y CoPoS, TSMC ha consolidado aún más su posición dominante en el empaquetado avanzado. El plan de capacidad de CoPoS muestra que el empaquetado avanzado está pasando de ser un "proceso auxiliar" a un "terreno estratégico". Para los fabricantes de OSAT como ASE y Amkor, las barreras técnicas y los gastos de capital de CoPoS son extremadamente altos, lo que podría ampliar la brecha con TSMC, pero también podría impulsarlos a buscar oportunidades de diferenciación en el segmento de empaquetado a nivel de panel.

Aguas abajo: diseño de chips de IA La mayor superficie de empaquetado y la mayor densidad de interconexión de CoPoS eliminan las limitaciones de tamaño y rendimiento de los chips de IA. Grandes empresas como NVIDIA, AMD, Broadcom y Google podrán diseñar arquitecturas multichiplet más complejas, integrar más apilamientos de HBM e impulsar la mejora continua de la potencia de cómputo de IA. Al mismo tiempo, la ventaja de costos de CoPoS también ayuda a reducir el costo de empaquetado de los chips de IA, lo que tiene un impacto positivo en los precios de los servidores de IA y en los gastos de capital de los servicios en la nube.

Implicaciones regionales: cambios en la posición de la industria regional

Taiwán (China): La planta AP7 de Chiayi se convertirá en la primera base de producción en masa de CoPoS. Taiwán (China) toma la delantera en la verificación tecnológica del empaquetado a nivel de panel, la cadena de suministro de equipos y el talento. Las medidas de confidencialidad de TSMC también ayudan a mantener la tecnología central en la isla.

China: Enflame Technology y Shanghai Xianfang presentaron conjuntamente una muestra de CoPoS, lo que marca un paso clave para la China continental en el campo del empaquetado avanzado. Aunque todavía existe una brecha con el nivel avanzado internacional en madurez de producción en masa y cadena de suministro de equipos, el empaquetado a nivel de panel ofrece a la China continental una vía que podría evitar las limitaciones del empaquetado tradicional a nivel de oblea. Los suministros locales, como sustratos de vidrio y equipos de empaquetado, también se beneficiarán de la tendencia de sustitución nacional.

Estados Unidos: La fábrica de TSMC en Arizona planea introducir capacidad de CoPoS, lo que significa que Estados Unidos logra avances sustanciales en el empaquetado avanzado. Combinado con los subsidios de la Ley de Chips para el empaquetado local, se espera que Estados Unidos forme una capacidad de CoPoS de cierta escala en 2029-2030, reduciendo su dependencia de la capacidad de empaquetado asiática.

Japón y Europa: Aunque no se mencionan directamente los planes de CoPoS, la acumulación tecnológica de Japón en materiales y equipos semiconductores le permite desempeñar un papel clave en la cadena de suministro de CoPoS (como Canon y DISCO). Europa, por su parte, podría participar a través de los segmentos de equipos y materiales.

Perspectiva de inversión: gastos de capital y oportunidades de mercado

CoPoS abre una nueva curva de crecimiento para los gastos de capital en semiconductores. Según la planificación de capacidad de TSMC, de 2028 a 2031, la capacidad de producción mensual de CoPoS crecerá más de 100 veces (de 500 a 53,000 unidades), lo que significa que la demanda de equipos, materiales y servicios de prueba para el empaquetado a nivel de panel crecerá exponencialmente. Los proveedores de equipos como Applied Materials, Lam Research, Canon, DISCO, así como los posibles proveedores de sustratos de vidrio, se convertirán en beneficiarios directos.Los inversores deben prestar atención a tres señales: primera, el progreso de validación de la línea de prueba de CoPoS de TSMC; segunda, el nodo de adopción de producción en masa de la serie Feynman de Nvidia; tercera, la velocidad de maduración de la cadena industrial de CoPoS en China continental. También deben prestar atención a los riesgos. El analista Ming-Chi Kuo recordó que los fabricantes de sustratos y equipos actualmente involucrados en la validación de CoPoS no serán necesariamente los ganadores finales, porque la ruta tecnológica aún puede iterar y algunos eslabones pueden ser integrados de forma exclusiva por TSMC. Además, el empaquetado a nivel de panel tiene requisitos extremadamente altos en rendimiento, control de alabeo y equipos de inspección, lo que podría hacer que el tiempo de producción en masa no cumpla con las expectativas.

Long-Term Outlook: panorama de la industria de tres a diez años

Corto plazo (2026-2027): CoWoS sigue siendo la corriente principal absoluta, y CoPoS se encuentra en etapa de validación y producción de prueba. La línea de prueba de TSMC determinará los parámetros finales del equipo y del proceso, y el plan de adaptación de Nvidia impulsará la estandarización de la cadena de suministro.

Medio plazo (2028-2030): CoPoS entra en la fase de aumento de producción en masa. Las fábricas de TSMC en Taiwán y Arizona liberarán capacidad de producción sucesivamente, la serie Feynman de Nvidia adoptará CoPoS de manera integral, y clientes como AMD y Broadcom cambiarán gradualmente. Se comenzarán a introducir sustratos de vidrio, pero se espera que el proceso completo de CoPoS con sustrato de núcleo de vidrio no madure hasta después de 2030.

Largo plazo (2030-2035): CoPoS tiene el potencial de convertirse en la solución de empaquetado dominante para los chips de cómputo de IA. El empaquetado a nivel de panel podría fusionarse con tecnologías como el apilamiento 3D y la interconexión óptica, impulsando el empaquetado de un "proceso de back-end" a un "núcleo de front-end". Las diferentes rutas tecnológicas en regiones como China, Estados Unidos y Japón pueden formar un patrón de competencia multipolar. Si TSMC puede seguir manteniendo su monopolio dependerá de su velocidad de iteración tecnológica y su capacidad de integración de la cadena de suministro, mientras que si los fabricantes de China continental pueden lograr avances diferenciados dependerá de la madurez de los equipos y materiales nacionales.

Conclusión

El ascenso de CoPoS marca la actualización del empaquetado de semiconductores de "proceso auxiliar" a "posición estratégica clave". Su importancia técnica radica en resolver las limitaciones fundamentales de CoWoS en área, costo y control de alabeo, abriendo un nuevo espacio físico para la evolución continua de los chips de IA. En el ámbito de la competencia industrial, TSMC, con su ventaja de ser pionero, planificación de capacidad y vinculación con clientes, es muy probable que continúe su dominio en el campo del empaquetado avanzado; sin embargo, la barrera técnica del empaquetado a nivel de panel también ofrece una ventana de oportunidad para otros actores. Para la cadena de suministro de semiconductores, CoPoS impulsará un nuevo ciclo de crecimiento en equipos, materiales y sustratos, y remodelará la división industrial regional. En los próximos cinco años, la intensidad de la competencia en el campo del empaquetado avanzado no será menor que la de la fabricación de obleas, y CoPoS es precisamente el foco de esta nueva batalla.